High Bandwidth Memory
From WikiRecord, the encyclopedia of everything · from the Dutch Wikipedia
High Bandwidth Memory (HBM, letterlijk geheugen met hoge bandbreedte) is een type computergeheugen waarbij meerdere chips met DRAM verticaal op elkaar worden gestapeld en via een zeer brede verbinding direct naast een processor worden geplaatst. Het geheugen is gestandaardiseerd door JEDEC en wordt vooral gebruikt in grafische processors, supercomputers en versnellers voor kunstmatige intelligentie in datacenters.[1][2]
Geschiedenis
De ontwikkeling van wat later HBM zou heten begon rond 2006–2007 bij ATI. AMD experimenteerde vanaf 2007 met interposers. Vanaf 2010 werkten AMD, SK Hynix en andere bedrijven binnen JEDEC aan een standaard.[3] In oktober 2013 nam JEDEC de eerste HBM-standaard aan onder de naam JESD235.[1] In december 2013 ontwikkelde SK Hynix de eerste HBM-chip.[4]
De eerste videokaart met HBM was de Radeon R9 Fury X van AMD, die in juni 2015 verscheen. De kaart had 4 GB HBM in vier stapels, samen goed voor 512 GB/s.[5]
Door de opkomst van AI-toepassingen zoals grote taalmodellen nam de vraag naar HBM in het midden van de jaren 2020 sterk toe. In het tweede kwartaal van 2025 had SK Hynix volgens marktonderzoeker Counterpoint Research een marktaandeel van 64% (gemeten naar omzet), in het derde kwartaal van dat jaar 57%. De wereldmarkt voor HBM werd voor 2026 geschat op 54,6 miljard dollar.[6] Andere grote producenten zijn Samsung Electronics en Micron Technology. Samsung zette in 2026 naar verluidt meer dan de helft van zijn 4nm-productiecapaciteit in voor HBM4.[2]
Werking
Bij HBM worden meerdere DRAM-chips (dies) verticaal op een onderliggende logicachip gestapeld. De lagen zijn met elkaar verbonden via verticale geleiders door het silicium heen, zogeheten through-silicon vias (TSV's), en zeer kleine soldeerbolletjes (microbumps). De geheugenstapel wordt met de processor verbonden via een interposer: een siliciumlaag waarin de verbindingen tussen geheugen en processor zijn aangebracht.[3]
Het verschil met conventioneel geheugen zoals DDR SDRAM zit vooral in de breedte van de verbinding. Een HBM-stapel van de eerste generatie had acht onafhankelijke kanalen van 128 bit, samen 1024 bit breed, bij een snelheid van 1 Gbit/s per aansluiting. Dit leverde 128 GB/s per stapel op.[1][3] Door de vele parallelle verbindingen kan per aansluiting een relatief lage snelheid worden gebruikt, terwijl de totale doorvoer toch zeer hoog is. Omdat het geheugen dicht bij de processor zit, zijn de verbindingen bovendien kort.[3]
Generaties
| Generatie | Standaard of introductie | Snelheid per aansluiting | Bandbreedte per stapel | Maximale capaciteit per stapel |
|---|---|---|---|---|
| HBM | JESD235, oktober 2013[1] | 1 Gbit/s | 128 GB/s | 1 GB (4 lagen)[3] |
| HBM2 | JESD235A, januari 2016[7] | 2 Gbit/s[3] | 256 GB/s | 8 GB (8 lagen) |
| HBM2E | massaproductie 2020[4] | 3,2 Gbit/s | 410 GB/s | 16 GB[8] |
| HBM3 | JESD238, januari 2022[9] | 6,4 Gbit/s | 819 GB/s | 64 GB (16 lagen) |
| HBM3E | massaproductie 2024[4] | 9,8 Gbit/s | ca. 1,25–1,28 TB/s | 36 GB (12 lagen)[8] |
| HBM4 | JESD270-4, april 2025[10] | 8 Gbit/s | 2 TB/s | 64 GB (16 lagen) |
- HBM2
- HBM2 verdubbelde de bandbreedte per stapel tot 256 GB/s en ondersteunde stapels van twee, vier of acht lagen met een capaciteit tot 8 GB.[7]
- HBM3
- HBM3 verdubbelde opnieuw de snelheid per aansluiting en het aantal kanalen per stapel ging van 8 naar 16. In juni 2022 leverde SK Hynix de eerste HBM3-chips aan NVIDIA.[9][4] De H100 GPU van Nvidia, gebaseerd op de Hopper-architectuur, heeft tot 80 GB HBM3 met een bandbreedte tot 3 TB/s.[11]
- HBM3E
- HBM3E is een verdere doorontwikkeling van HBM3. SK Hynix begon in maart 2024 met de massaproductie.[4] Samsung ontwikkelde in 2024 een variant met twaalf lagen en een capaciteit van 36 GB.[8]
- HBM4
- Bij HBM4 werd de verbinding verdubbeld tot 2048 bit per stapel, met 32 kanalen. De standaard ondersteunt stapels van 4, 8, 12 of 16 lagen.[10] SK Hynix rondde de ontwikkeling van HBM4 af in september 2025.[4]
Toepassingen
HBM wordt gebruikt waar een processor zeer grote hoeveelheden gegevens per seconde moet verwerken. Voorbeelden zijn videokaarten, zoals de Radeon R9 Fury X,[5] en rekenversnellers in datacenters. Vooral AI-chips van Nvidia en AMD maken gebruik van HBM.[2]
Zie ook
- Geheugenhiërarchie
- Hybrid Memory Cube, een concurrerende technologie met gestapeld DRAM
- Video random-access memory
- Tensor Processing Unit
- Wereldwijde geheugenschaarste vanaf 2025
- 1 2 3 4 (en) Mike O'Connor, Highlights of the High-Bandwidth Memory (HBM) Standard (PDF). The Memory Forum (14 juni 2014). Geraadpleegd op 5 oktober 2026.
- 1 2 3 Yannick Spinner, DigiTimes: Samsung zet 4nm-fabrieken voor meer dan helft in voor AI-geheugen. Tweakers (8 september 2026). Geraadpleegd op 5 oktober 2026.
- 1 2 3 4 5 6 (en) Anton Shilov, AMD started to work on HBM technology nearly a decade ago. KitGuru (29 augustus 2015). Geraadpleegd op 5 oktober 2026.
- 1 2 3 4 5 6 (en) Heritage. SK hynix Newsroom. Geraadpleegd op 5 oktober 2026.
- 1 2 (en) Chris Angelini, Igor Wallossek, AMD Radeon R9 Fury X 4GB Review. Tom's Hardware (24 juni 2015). Geraadpleegd op 5 oktober 2026.
- ↑ (en) Hwang Min-gyu, SK hynix asserts leadership in HBM market with HBM3E and HBM4. Chosun Biz (5 januari 2026). Geraadpleegd op 5 oktober 2026.
- 1 2 (en) JEDEC Updates Groundbreaking High Bandwidth Memory (HBM) Standard. JEDEC (12 januari 2016). Geraadpleegd op 5 oktober 2026.
- 1 2 3 Daan van Monsjou, Samsung ontwikkelt zijn eerste 12-laagse HBM3E-geheugenchips van 36GB. Tweakers (27 februari 2024). Geraadpleegd op 5 oktober 2026.
- 1 2 (en) JEDEC Publishes HBM3 Update to High Bandwidth Memory (HBM) Standard. JEDEC (27 januari 2022). Geraadpleegd op 5 oktober 2026.
- 1 2 (en) JEDEC and Industry Leaders Collaborate to Release JESD270-4 HBM4 Standard. JEDEC (16 april 2025). Geraadpleegd op 5 oktober 2026.
- ↑ (en) NVIDIA Hopper Tuning Guide. NVIDIA. Geraadpleegd op 5 oktober 2026.
· 
· 